Luận Án Tiến Sĩ Nghiên Cứu Phương Pháp Hiệu Chỉnh Các Sai Lệch Kênh Trong ADC Ghép Xen Thời Gian

Discussion in 'Chuyên Ngành Kỹ Thuật Điện Tử' started by quanh.bv, Nov 2, 2021.

  1. quanh.bv

    quanh.bv Administrator Quản Trị Viên

    upload_2021-11-2_22-44-34.png
    Nghiên cứu, đề xuất và thực hiện thành công phương pháp hiệu chỉnh lần lượt cho cả ba sai lệch kênh trong các bộ chuyển đổi tương tự - số ghép xen thời gian (TIADC: Time-Interleaved Analog-to-Digital Converter) bao gồm: sai lệch một chiều, sai lệch khuếch đại và sai lệch định thời. Phương pháp đề xuất đã được kiểm chứng thông qua mô phỏng trên phần mềm MATLAB và thực thi thử nghiệm trên công nghệ FPGA. Đóng góp này được công bố trong các công trình khoa học: 03 bài báo đăng trên tạp chí, hội nghị khoa học uy tín (trong đó có một bài đăng trên tạp chí quốc tế và một bài báo đăng trên tạp chí khoa học trong nước và một bài báo đăng trong kỷ yếu hội nghị quốc tế).
    • Luận án tiến sĩ điện điện tử
    • Chuyên ngành Kỹ thuật điện tử
    • Người hướng dẫn: PGS.TS Hoàng Văn Phúc
    • Tác giả: Tạ Văn Thành
    • Số trang: 146
    • Kiểu file: PDF
    • Ngôn ngữ: Tiếng Việt
    • Học viện Kỹ thuật Quân sự 2021
    Link Download
    http://luanvan.moet.edu.vn/?page=1.12&view=38101
    https://drive.google.com/uc?id=1t-TKEOASFT3STYkR3TbRF71KYXHvSHXW
    https://drive.google.com/drive/folders/1yLBzZ1rSQoNjmWeJTM6cEZ3WGQHg04L1
     

Share This Page