Luận Án Tiến Sĩ Cải Tiến Mô Hình Cape Cho Hệ Thống Tính Toán Đa Lõi

Đồng hành với việc tăng tốc độ xử lý của các bộ vi xử lý, yêu cầu về tốc độ tính toán của các bài toán lớn cũng không ngừng tăng theo. Do vậy, luôn có những bài toán cần tốc độ xử lý vượt quá tốc độ xử lý của một chương trình tuần tự. Điều này càng đúng trong thời điểm hiện tại, khi các kiến trúc vi xử lý đã gần đạt đến giới hạn cuối cùng về kích thước của đơn vị cơ sở cũng như xung nhịp tối đa, cũng đồng nghĩa với việc tăng tốc độ của các một bộ xử lý đơn lõi lên gấp đôi sau 24 tháng– theo định luật Moore1 – sau gần 50 năm nghiệm đúng đã đến tiến gần thời điểm kết thúc. Do đó, giải pháp chính hiện tại và trong tương lai gần về mặt phần cứng cho việc tăng tốc độ tính toán là tăng số lõi của bộ xử lý. Điều này càng làm tăng thêm tầm quan trọng của xử lý song song (parellel processing) để một chương trình có khả năng khai thác tối đa khả năng của các lõi trên bộ vi xử lý đa lõi, như là một hướng giải quyết khả thi hiệu quả và ít tốn kém để đáp ứng cho những nhu cầu tính toán tốc độ cao.

• Luận án tiến sĩ tin học
• Chuyên ngành Khoa học máy tính
• Hướng dẫn khoa học: TS. Hà Viết Hải và GS. Éric Renault
  
• Tác giả: Đỗ Xuân Huyền
• Số trang: 123
• Kiểu File: PDF_TRUE
• Ngôn ngữ: Tiếng Việt
• Đại học Khoa học - Đại học Huế 2023

Link download
https://luanvan.moet.gov.vn/?page=1.3&view=42447
https://drive.google.com/file/d/18SXhUyFTd7VQGmF1khuEVrLMjkVWH3B-
https://drive.google.com/drive/folders/1yLBzZ1rSQoNjmWeJTM6cEZ3WGQHg04L1