Luận Văn Thạc Sĩ Cấu Trúc Vùng Năng Lượng Của Siêu Mạng Graphene Hai Lớp

Discussion in 'Chuyên Ngành Vật Lý Lý Thuyết & Vật Lý Toán' started by nhandang123, Feb 5, 2017.

  1. nhandang123

    nhandang123 Guest

    [​IMG]
    Cấu Trúc Vùng Năng Lượng Của Siêu Mạng Graphene Hai Lớp
    Công nghệ bán dẫn hiện đại với transistor truyền thống đã phát triển hết sức mạnh mẽ trong nửa cuối thế kỷ 20. Bằng chứng cho sự phát triển đó chính là định luật Moore với sự tăng theo hàm mũ của mật độ transistor trên chip điện tử silicon. Tuy nhiên, mật độ transistor sẽ đạt đến giới hạn mà tại đó các nguyên lý hoạt động của transistor cổ điển không còn đúng nữa, đó chính là vấn đề mà các nhà vật lý và công nghệ lo ngại khi tiếp tục giảm kích thước của „bóng bán dẫn‟.
    • Luận văn thạc sĩ khoa học
    • Chuyên ngành Vật lý lý thuyết và vật lý toán
    • Người hướng dẫn khoa học: GS. TSKH. Nguyễn Văn Liễn
    • Tác giả: Lưu Thị Phượng
    • Số trang: 67
    • Ngôn ngữ: Tiếng Việt
    • Đại học Quốc gia Hà Nội 2015
    Link Download
    http://dlib.vnu.edu.vn/iii/cpro/DigitalItemViewPage.external?lang=vie&sp=1066861&sp=T&sp=3&suite=def
    https://drive.google.com/uc?id=1QSdQDdE9mUbnbiBy_RZglFCm6aAhgEJ-
    https://drive.google.com/drive/folders/1yLBzZ1rSQoNjmWeJTM6cEZ3WGQHg04L1
     
    Last edited by a moderator: Nov 8, 2019

Share This Page