Luận Văn Thạc Sĩ Giảm Bậc Của Hệ Điều Khiển Tuyến Tính Không Phụ Thuộc Thời Gian Sử Dụng Phân Tích Trực Giao

Giảm Bậc Của Hệ Điều Khiển Tuyến Tính Không Phụ Thuộc Thời Gian Sử Dụng Phân Tích Trực Giao​

Trong thực tiễn hệ điều khiển xuất hiện thường xuyên; khi sử dụng hệ đó như là một mô hình toán học trên máy tính, cỡ của hệ thường rất lớn, hàng nghìn đến hàng triệu biến. Với máy tính thông thường, việc mô phỏng trở thành rất khó khăn, chậm chạp do máy tính phải làm việc với dữ liệu lớn. Từ đó, xuất hiện nhu cầu xấp xỉ, theo nghĩa nào đó, hệ có cỡ lớn bằng hệ có cỡ nhỏ hơn. Công việc đó gọi là giảm bậc của mô hình (model order reduction).
Mỗi phương pháp có những điểm mạnh và điểm yếu riêng. Phương pháp POD là phương pháp có ý tưởng và thực hiện tương đối đơn giản; phạm vi của nó không chỉ giới hạn cho hệ tuyến tính mà còn có thể áp dụng cho cả hệ phi tuyến. Ngoài ra, chúng tôi cũng muốn nghiên cứu phương pháp này để so sánh với phương pháp Chặt cân bằng vốn có quan hệ gần gũi với phương pháp POD. Chính vì vậy, chúng tôi đã chọn "Giảm bậc của hệ điều khiển tuyến tính không phụ thuộc thời gian sử dụng phân tích trực giao" làm đề tài nghiên cứu cho luận văn thạc sĩ.

• Luận văn thạc sĩ Toán học
• Chuyên ngành Toán ứng dụng
• Người hướng dẫn khoa học: TS. Nguyễn Thanh Sơn
• Tác giả: Nguyễn Văn Lộc
• Số trang: 41
• Kiểu file: PDF
• Ngôn ngữ: Tiếng Việt
• Đại học Thái Nguyên 2014

Link Download
http://tailieudientu.lrc.tnu.edu.vn...i-gian-su-dung-phan-tich-truc-giao-47957.html
https://drive.google.com/drive/folders/1yLBzZ1rSQoNjmWeJTM6cEZ3WGQHg04L1