Luận Văn Thạc Sĩ Nghiên Cứu, Thiết Kế Và Mô Hình Hóa Một Mạng Trên Chip (NOC- Network-On-Chip) Với Cấu Trúc Liên Kết

Nghiên Cứu, Thiết Kế Và Mô Hình Hóa Một Mạng Trên Chip (NOC- Network-On-Chip) Với Cấu Trúc Liên Kết 2D-MESH ​

Cùng với sự tiến bộ của công nghệ tích hợp bán dẫn, xu thế công nghệ thiết kế chip là tích hợp ngày càng nhiều khối tính toán trên cùng một chip đơn nhằm đáp ứng các yêu cầu của ứng dụng. Các khối tính toán này có thể là các bộ xử lý, các khối xử lý tín hiệu số (DSP: Digital Signal Processors), các bộ nhớ (RAM, ROM), các bộ mã hoá và giải mã, hay các đơn vị xử lý vào/ra như Ethernet, Bluetooth… Các khối tính toán này thường được gọi là lõi IP (Intellectual Property). Một hệ thống mà trước kia phải xây dựng trên một hay nhiều bo mạch lớn thì bây giờ có thể được tích hợp lên trên một chip và do đó hình thành thuật ngữ “hệ thống trên chip”, trong tiếng Anh gọi là “System-on-Chip” (SoC). Hệ thống trên một chip được biết đến như là một phương pháp thiết kế gần đây nhất cho phép tích hợp trên hệ thống khoảng từ vài chục đến vài trăm lõi IP như đã kể trên. Tuy nhiên, việc tích hợp nhiều lõi IP lên trên một chip dẫn đến nhu cầu truyền thông trên chip tăng lên. Vì thế các phương thức truyền thông truyền thống như kết nối điểm-điểm, kết nối bus chung không còn đáp ứng được nhu cầu truyền thông trên chip. Bài toán thiết kế các hệ thống trên chip chuyển thành bài toán thiết kế kiến trúc truyền thông trên chip.

• Luận văn thạc sĩ Công nghệ Điện tử - Viễn thông
• Chuyên ngành Kỹ thuật Điện tử
• Người hướng dẫn khoa học: TS. Trần Xuân Tú
• Tác giả: Nguyễn Thị Toan
• Số trang: 52
• Kiểu file: PDF
• Ngôn ngữ: Tiếng Việt
• Đại học Quốc gia Hà Nội 2010

Link Download
http://dlib.vnu.edu.vn/iii/cpro/DigitalItemViewPage.external?lang=vie&sp=1018251&sp=T&sp=3&suite=def
http://sachviet.edu.vn/forums/dvd-ebook-luan-van.117/
https://drive.google.com/drive/folders/1yLBzZ1rSQoNjmWeJTM6cEZ3WGQHg04L1